为广泛聚集优势研发力量，充分释放创新潜能，切实推进内外部协同创新，依据公司《科技项目“揭榜挂帅”管理办法》（电科芯发〔2023〕289号 ），现公开发布2025年“揭榜挂帅”项目榜单（详见附件1）
（一）申报要求：自行组队，以团队方式进行申报。
（二）资金来源：项目资金由电科芯片承担。
（三）实施流程：
1、揭榜：请有承担意愿的人员自行组建团队，于2025年12月31日前，向电科芯片提交项目可行性方案（附件）；
2、评榜：电科芯片组织专家组，评估可行性，确定最终项目经费、揭榜方等。对于风险性较高或技术路线不一致导致无法确定唯一揭榜方的情况，按阶段确立研究目标，采取“赛马制”平行启动；
3、公示：拟立项结果公示；
4、立项：对无异议的项目，签订项目合同，正式立项；
5、实施；
6、验收：组织专家组进行验收；
未尽事宜，请咨询电科芯片 科技市场部 张健 15922520067
附件 12025年电科芯片“揭榜挂帅”项目榜单
项目名称 |
榜单需求 |
主要研究内容及交付物 |
实施 周期 |
榜单 金额 |
低损耗集成化光延时芯片
|
相控阵雷达的核心是波束形成技术，通过对各个通道进行延时/移相调控达到波束赋形及指向控制的目的，采用光子技术的真延时方式不仅可以克服电学真延时线的色散大，带宽小的不足，而且还具备光子技术特有的延时损耗低，集成度高，电磁兼容性好等优点，片上集成光延时芯片是未来光控相控阵雷达的能力倍增器。 本需求需解决延时芯片波导低损耗设计，光纤与芯片模场匹配，光开关调控与稳定性控制等关键技术问题。 |
1.主要研究内容： （1）低损耗延时波导及芯片设计研究；（2）低损耗波导及芯片制备工艺研究；（3）光延时芯片耦合封装技术研究；（4）芯片延时调控及稳定性控制技术研究。达到延时位数9bit；延时步进2ps；插损8dB(光纤到光纤)；光开关切换速度10us；开关消光比25dB. 2.交付物： 样品，版图，仿直模型，技术总结。 |
1年 |
100万 |
附件（扫描下方二维码获取，提取码【1209】）：揭榜挂帅项目可行性实施方案
